



Image may not represent actual product

Module Specifications

Production PN	RDKO10073G03	CAS Latency (CL)	CL15
Technology	DDR4 SODIMM	Clock Cycle Time (t_{CK})	0.938ns
Density	32GB	Row Cycle Time (t_{RC})	46.50ns
Speed	PC3-17000 (2133MT/S)	RF Command Time (t_{RFC})	550ns
Control	Unbuffered	Row Active Time (t_{RAS})	33ns
Parity	Non ECC	Voltage	1.2V
SPD	SPD0259	Rank	2
RoHS	Yes	Operating Temp	Commercial (0 to +95 C)
Refresh	8K	Warranty	Lifetime

PCB Specifications

Part Number	KO-10073	Height	30.00mm (+/-0.10mm)
Plating Type	Gold	Width	69.60 mm (+/- 0.10mm)
		Thickness	1.2mm (+/-0.10mm)

DRAM Specifications

Manufacturer	Not Controlled	Power	Not Controlled
Part Number	Not Controlled	Package	Not Controlled
Configuration	Not Controlled	Banks	Not Controlled

Pin Out Diagram

Pinout Information


1	VSS	2	VSS	89	VSS	90	VSS	173	DQ33	174	DQ32
3	DQ5	4	DQ4	91	CB1*	92	CB0*	175	VSS	176	VSS
5	VSS	6	VSS	93	VSS	94	VSS	177	DQS4	178	DM4/DBI4
7	DQ1	8	DQ0	95	DQS8	96	DM8/DBI8*	179	DQS4	180	VSS
9	VSS	10	VSS	97	DQS8	98	VSS	181	VSS	182	DQ39
11	DQS0	12	DM0/DBI0	99	VSS	100	CB6*	183	DQ38	184	VSS
13	DQS0	14	VSS	101	CB2*	102	VSS	185	VSS	186	DQ35
15	VSS	16	DQ6	103	VSS	104	CB7*	187	DQ34	188	VSS
17	DQ7	18	VSS	105	CB3*	106	VSS	189	VSS	190	DQ45
19	VSS	20	DQ2	107	VSS	108	RESET	191	DQ44	192	VSS
21	DQ3	22	VSS	109	CKE0	110	CKE1	193	VSS	194	DQ41
23	VSS	24	DQ12	111	VDD	112	VDD	195	DQ40	196	VSS
25	DQ13	26	VSS	113	BG1	114	ACT	197	VSS	198	DQS5
27	VSS	28	DQ8	115	BG0	116	ALERT	199	DM5/DBI5	200	DQS5
29	DQ9	30	VSS	117	VDD	118	VDD	201	VSS	202	VSS
31	VSS	32	DQS1	119	A12	120	A11	203	DQ46	204	DQ47
33	DM1/DBI1	34	DQS1	121	A9	122	A7	205	VSS	206	VSS
35	VSS	36	VSS	123	VDD	124	VDD	207	DQ42	208	DQ43
37	DQ15	38	DQ14	125	A8	126	A5	209	VSS	210	VSS
39	VSS	40	VSS	127	A6	128	A4	211	DQ52	212	DQ53
41	DQ10	42	DQ11	129	VDD	130	VDD	213	VSS	214	VSS
43	VSS	44	VSS	131	A3	132	A2	215	DQ49	216	DQ48
45	DQ21	46	DQ20	133	A1	134	EVENT*	217	VSS	218	VSS
47	VSS	48	VSS	135	VDD	136	VDD	219	DQS6	220	DM6/DBI6
49	DQ17	50	DQ16	137	CK0	138	CK1	221	DQS6	222	VSS
51	VSS	52	VSS	139	CK0	140	CK1	223	VSS	224	DQ54
53	DQS2	54	DM2/DBI2	141	VDD	142	VDD	225	DQ55	226	VSS
55	DQS2	56	VSS	143	PARITY	144	A0	227	VSS	228	DQ50
57	VSS	58	DQ22					229	DQ51	230	VSS
59	DQ23	60	VSS		KEY		KEY	231	VSS	232	DQ60
61	VSS	62	DQ18	145	BA1	146	A10/AP	233	DQ61	234	VSS
63	DQ19	64	VSS	147	VDD	148	VDD	235	VSS	236	DQ57
65	VSS	66	DQ28	149	CS0	150	BA0	237	DQ56	238	VSS
67	DQ29	68	VSS	151	A14/WE	152	A16/RAS	239	VSS	240	DQS7
69	VSS	70	DQ24	153	VDD	154	VDD	241	DM7/DBI7	242	DQS7
71	DQ25	72	VSS	155	ODT0	156	A15/CAS	243	VSS	244	VSS
73	VSS	74	DQS3	157	CST	158	A13	245	DQ62	246	DQ63
75	DM3/DBI3	76	DQS3	159	VDD	160	VDD	247	VSS	248	VSS
77	VSS	78	VSS	161	ODT1	162	OP/CSF,NC	249	DQ58	250	DQ59
79	DQ30	80	DQ31	163	VDD	164	VREFCA	251	VSS	252	VSS
81	VSS	82	VSS	165	SA2	166	SA2	253	SCL	254	SDA
83	DQ26	84	DQ27	167	VSS	168	VSS	255	VDDSPD	256	SA0
85	VSS	86	VSS	169	DQ37	170	DQ36	257	VPP	258	VTT
87	CB5*	88	CB4*	171	VSS	172	VSS	259	VPP	260	SA1

Pin Name	Function
A0 ~ A16	Address input Row=A0-A16, Col=A0-A9
BA0 ~ BA1	Bank group address
BG0 ~ BG1	Bank address per group
DQ0 ~ DQ63	Data input/output
DQS0 ~ DQS7	Positive SDRAM Data Strobe
DQS0 ~ DQS7	Negative SDRAM Data Strobe
CK0 ~ CK1	Positive Edge Clock Inputs
CK0 ~ CK1	Negative Edge Clock Inputs
CKE0,CKE1	Clock Enable input
CS0,CS1	Chip Select input
RAS/A16	Row Address Strobe/ Address Input
CAS/A15	Column Address Strobe/Address Input
WE/A14	Write Enable/Address Input
DM0 ~ DM7	Data Mask Input
DBI0 ~ DBI7	Data Bus Inversion I/O
VDD	Voltage Supply
VSS	Ground
VREF	Reference Voltage for DQ and CA
VDDSPD	Serial EEPROM Power Voltage
SDA	Serial Data I/O
SCL	Serial Clock
SA0 ~ SA2	EEPROM Address
PAR_IN	Parity Input
ODT0,ODT1	On-Die Termination
RESET	Register and SDRAM Control
VTT	SDRAM I/O termination Supply
VPP	SDRAM Activating Voltage Supply
ACT	Activation Command Input
VDD	Voltage Supply

*Note: Not used on this module
C0, C1, C2: Chip ID RDIMM/LRDIMM only
*, NF, NC: No function, No connect, Not used
ALERT: SDRAM ALERT
VREFCA: Reference Voltage for CA

Physical Dimensions

Mechanical Drawing



Functional Diagram

Block Diagram

